与数字和模拟电路相比，射频电路具有许多非理想特性和复杂的寄生效应。在实践中，需要处理射频信号的串扰和不同设备之间的隔离。稍有不慎，就会出现干扰、震动等一些问题。在射频电路的测试中，测量结果与仿真结果不一致是常见的，很少有测量结果被仿真完美预测的情况。
对旁路和脱钩是射频测量异常的重要原因之一。虽然这两个问题的设计有一定的经验可循，但如果我们不如果对问题的原因没有深刻的理解，很可能问题就无法解决。不能从本质上解决，严重时还会造成其他更严重的后果。
此外，旁路和脱钩在许多情况下是相似的，许多人也用旁路电容器和去耦电容器作为同义词，但是它们的目的和设计考虑是不同的。
本文试图对旁路和脱钩，了解他们的基本设计理念，同时给出他们设计中的一些注意事项。
一、旁路的定义还有脱钩
图：旁路和去耦
旁路，旁道
旁路是指为射频信号提供一条低阻路径(通常使用电容，如上图所示)，使射频信号可以沿着这条低阻路径流动，减少射频信号流向其他高阻路径。
退耦
目的是在一条公共连接线上隔离不同的电路，这条连接线一般由低通网络组成。隔离的目的是防止电路之间的噪声传播和相互干扰。在上图的去耦电路设计中，旁路电容和去耦电路，
去耦一起完成，这在RF电路实现中经常使用。旁路和去耦电路将在下面详细讨论。
二、旁通电路
理想情况下，电压源提供低阻抗，但实际应用中并非如此。电压的阻抗随着频率的增加而增加；此外，由于电源布线的寄生电感效应和连接到电源的其他器件的寄生效应，射频芯片的端口的射频阻抗不再保证为低阻。此时，有必要使用旁路电容来提供低电阻路径。
图：在RF芯片应用中，需要片外旁路电容来提供低电阻路径。
在旁路电容的设计中，需要注意的是，由于寄生电感的存在，电容无法在整个频带内保持低电阻。随着频率增加，寄生电感与电容发生谐振。超过谐振频率后，电容变成电感，阻抗随着频率继续增加而增加。
一般MLCC电容器的寄生电感为0.3nH，可以用来计算不同电容值的电容器的谐振频率。下图为不同电容值的村田电容串联阻抗的测试值[1]。可以看出1000pF电容的低阻区(3欧姆)在1GHz以下，而10pF覆盖的范围在2~3.5GHz左右。
图：MLCC阻抗随频率的变化及其等效电路
为了在整个频段内获得低阻抗，需要并联多个电容，电容值从小到大排列。在4G/5G PA的设计和应用中，常用的旁路电容有100pF、100nF和1uF，分别覆盖GHz、几十MHz和10 MHz以下。第一个100pF电容大多在芯片内部实现，100nF和1uF电容需要在芯片外部实现。下图为惠智威5G L-PAMiF产品S55255-12应用手册中的Vcc旁路电容设计方案[2]，建议在附近放置100nF和1uF的两个旁路电容。
图：惠智威5G L-PAMiF S55255-12产品旁路电容使用建议
除了在电源中提供低电阻路径之外，旁路电容器还可以在其他RF路径中提供低电阻路径。例如，下图分别提供了发射极的RF旁路路径，以减少发射极负反馈电阻的影响
如果需要隔离不同的电路模块，防止它们相互干扰，那么最好的办法就是减少电路模块之间的线路共享。然而，这在设计中通常是不现实的。不仅如此，在一些复杂的电路设计中，甚至一些常见的布线规则，如电源星形接线，可以无法实施。这时候就需要设计去耦电路，完成电路模块之间的去耦。下图是系统中去耦电路的框图。
图：去耦电路在系统中的位置
典型的电源/RF去耦电路[4]如下图所示。在电路中，在串联电路中使用串联电感，使串联电路在高频时呈现高阻态，可以帮助旁路电容发挥其旁路特性，保证高频噪声能够被充分旁路到地。其次，电路的传输特性是低通的，这样高频电流流过网络时会被抑制，只有低频电流可以流动，从而维持电源的稳定性。
图：典型去耦电路中的电流路径
如果旁路电路提供的低阻路径服务于自身电路，那么去耦电路就是为整个系统设计的去耦网络，需要综合考虑。在去耦电路的设计中，核心是找到耦合电路和信号回路，并采取有效措施切断耦合电路，尽量减少信号的干扰回路。
在去耦电路的设计中，应注意以下几点：
定位干扰源并识别耦合回路。如果有多个回路，每个回路都需要解耦。比如有些电路需要正电压、负电压和数字电路控制，这些引脚连接需要去耦。
布局布线时，去耦电路应尽可能靠近干扰源，以防止布线过长时对布线产生互感效应。芯片电源、数字控制端口等去耦电路应放在芯片端口附近。
必要时，去耦电路需要增加有损耗的元件，如电阻。
去耦电路中使用的器件在目标频率下具有良好的射频特性。例如，旁路电容在目标频率下必须表现出低电阻(如“旁路”一章所述)，并且应注意串联电感的谐振频率。一般来说，去耦电路使用片式陶瓷电容，而不是长引线的陶瓷电容和电解电容。如下图所示。
图：(a)适用于高频去耦的贴片电容；(b)长引出电容不适合高频去耦
在去耦电路的设计中，应特别注意去耦电路接地点的选择。确保识别并选择有效的去耦节点。对于下图中的高速运算放大器，显示了负电源V-的两种去耦设计方法[5]。
在第一种解耦中，所选节点处于V电源的某个位置。选择后，高频信号环路需要通过V电源和一条长接地线，然后连接到去耦电容。电源和地线接收大量高频干扰，不能有效地去耦。
第二种去耦，去耦电容直接跨接在芯片的V电源出口和信号参考地之间，高频信号保持在较少的回路中，对电源线和地线的低频影响很小，是一种有效的去耦。
图：无效解耦和有效解耦
关于去耦的设计讨论了这么多，实际电路中去耦有什么作用？让就拿阿迪高速低噪声运算放大器AD9631为例。下图显示了驱动100负载时AD9631的输出频谱(输出信号为20MHz，)[6]。左图采用了适当的去耦，频谱很干净。二次谐波40MHz处的谐波失真约为-70dBc。右图是去除去耦后的频谱，可以看到明显的噪声。因此，合适的去耦电路非常重要。
图：脱钩对AD9631性能的影响
四、去通路和去耦之间的比较
通过以上比较，我们可以看出，由于设计目标的不同，Bypass和Dec
