MCU的基本结构包括六个部分：中央处理器(CPU)、存储器、定时器/计数器、I/O接口、中断控制系统和时钟电路。
一、基本组成
中央处理器
包括运算器和控制器，是单片机的核心。运算器可用于各种运算，控制器用于控制单片机各部分的协调工作。
储存；储备
用于存储程序和原始数据。
钟脉冲电路
时钟电路产生单片机运行的控制信号，控制单片机严格按照时序执行指令。
定时/计数器：实现定时或计数的功能。
输入接口(I/O)实现单片机与其它设备之间的数据传输。
中断控制系统，用于响应中断源的中断请求；
二、 MCU引脚
双列直插式封装(DIP)
封装(PLCC，塑料led芯片载体)
引脚：VCC (40引脚40)和VSS(20引脚)分别连接到电源的正极和负极。
时钟引脚：单片机工作需要一个时钟脉冲信号，通过(18引脚)和(19引脚)连接到振荡电路。
控制引脚包括以下四个：
EA(31脚):EA接高电平时，ROM程序由内向外执行。当连接低电平时，仅执行外部ROM程序。
RST (9针):当输入两个以上机器周期的高电平时，实现复位，使单片机初始化并重新执行程序。
ALE (30针):访问外部存储器和其他外设时，ALE控制低8位地址和数据的分时传输。
PSEN (29引脚29):外部程序存储器读选通信号。
有32个并行输入/输出引脚：
端口(引脚39-32):它可以用作地址/数据总线端口或公共I/O端口。
P1端口(1-8针):一般只用作I/O端口。
P2端口(引脚21-28):访问外部存储器时，可输出高8位地址，也可作为通用I/O端口。
P3端口(10-17针):主要用于它的第二个功能，也可以作为一个普通的I/O端口。
三、并行输入/输出
P0端口电路结构
1个数据输出锁存器。
两个三态数据输入缓冲器BUF1和BUF2。
两个场效应晶体管(fet)。
一个多路开关、一个反相器和一个与门。
P0端口——的工作原理是用作多路复用地址/数据总线。
输出：当控制信号为1时，硬件将自动打开转换开关MUX，打开反相器的输出并打开与门。
当输出地址/数据信息=1时，与门输出为1，上FET导通，下FET关断，P0.x引脚输出为1。
当输出地址/数据信息=0时，上FET关断，下FET导通，P0.x引脚输出为0。
P0端口——的工作原理是用作多路复用地址/数据总线。
输入：当P0端口用作数据输入时，仅从外部引脚读取信息。控制信号为0，多路复用器连接锁存器的Q端。
当端口P0作为地址/数据复用方式访问外部存储器时，CPU自动将FFH写入端口P0，使下FET截止，上FET因控制信号为0而截止，从而保证数据信息的高阻输入。从外部输入的数据通过输入缓冲器BUF2经由引脚P0.x直接进入内部总线。
D锁存器为1时，端子为0，下FET截止，输出为开漏。此时必须外接一个上拉电阻，才有高电平输出；
当D latch为0时，较低的FET导通，端口P0的输出为低。
P0端口——的工作原理是用作通用I/O端口。
输入：两种阅读模式：读取锁存器和读取pin 。
当CPU发出读取锁存器指令时，锁存器的状态通过上三态缓冲器BUF1从Q端进入内部总线。
当CPU发送读取Pin 命令，锁存器输出状态Q=1(Q端为0)，关断下一级FET，管脚状态通过下一级三态缓冲器BUF2进入内部总线。
P1港电路结构
1个数据输出锁存器。
两个三态数据输入缓冲器BUF1和BUF2。
场效应晶体管(FET)和片上上拉电阻。
P1端口工作原理3354只用作通用I/O端口。
如果CPU输出1，Q=1，Q-=
P1端口工作原理3354只用作通用I/O端口。
输入：分为读取锁存器和读取pin
读锁存器，输出Q状态通过输入缓冲器BUF1进入内部总线；
读取pin ，首先向锁存器写入1以关断FET，P1.x引脚上的电平通过输入缓冲器BUF2进入内部总线。
P2港电路结构
1个数据输出锁存器。
两个三态数据输入缓冲器BUF1和BUF2。
场效应晶体管(FET)和片上上拉电阻。
1个多路复用器MUX
地址总线采用P2端口3354工作原理。
在控制信号的作用下，多路复用器与地址相连。
当地址为0，FET导通，P2端口引脚输出0；
当地址line为1，FET关闭，P2引脚输出1。
P2端口工作原理3354用作通用I/O端口。
输出：在内部控制信号的作用下，MUX与latch的q端相连。
当CPU输出1，Q=1时，FET关断，P2.x引脚输出1；
当CPU输出0，Q=0时，FET导通，P2.x引脚输出0。
P2端口工作原理3354用作通用I/O端口。
输入：有两种方式：读latch和读pin。
当读取锁存器Q端信号通过输入缓冲器BUF1进入内部总线；
读取管脚时，先向锁存器写1关断FET，P2.x管脚上的电平通过输入缓冲器BUF2进入内部总线。
P3港电路结构
1个数据输出锁存器。
三个三态数据被输入缓冲器BUF1和BUF2。
场效应晶体管(FET)和片上上拉电阻。
1个多路复用器MUX和1个NAND门
P3工作原理3354被用作第二功能。
输出：该位的锁存需要设置为1 打开与非门。
当第二输出为1时，FET关断，P3.x引脚输出为1；
当第二个输出为0时，FET开启，P3.x引脚的输出为0。
P3工作原理3354被用作第二功能。
输入：该位的锁存器和第二输出功能都应设为1，以确保FET关闭。P3.x引脚的信息从输入缓冲器BUF3的输出获得。
P3工作原理3354用作通用I/O端口。
输出：第二个输出功能端子应保持1 与非门应该被打开。
CPU输出1时，Q=1，FET关断，P3.x引脚输出1；
当CPU输出0，Q=0时，FET开启，P3.x引脚输出0。
P3工作原理3354用作通用I/O端口。
输入：P3.x位的输出锁存器和第二输出功能应置1，FET关断。
P3。x引脚信息通过输入BUF3和BUF2进入内部总线，完成读取pin 运营；
您也可以执行读取锁存器操作，其中Q端信息通过缓冲器BUF1进入内部总线。
所有四个并行端口(P0-P3)都需要将锁存器设置为1 在读取管脚之前，切断FET，避免锁存器中数据的干扰。
因为设置1 必须在输入操作之前添加，它被称为准双向端口。
四个并行端口(P0-P3)都是准双向端口。
四、8051单片机最小系统板
851单片机内部有4KB闪存，本身就是一个数字输入/输出的最小应用系统。
构建8051单片机最小应用系统时，8051单片机需要外部时钟电路和复位电路，如下图所示。
注：本最小应用系统只能作为小型数字测控单元使用。
japan quarterly 日本季刊
