采用FPGA器件与EP1C3T144芯片实现高精度时差测量系统设计

1导言

随着无线技术的发展,无线定位系统的研究越来越深入,无线定位的应用和服务越来越深入到生活的每一个细节,极大地改善和方便了人们的生活质量。在当前的无线定位技术TDOA中,到达时间差(TDOA)作为一种定位精度高、定位速度快、抗干扰能力强的定位技术越来越受到重视。这种定位方法的基础是无线电测距,即通过测量无线电信号到物体的传播时差,进而计算出到物体的距离,测距的本质就是测量时差。随着通信设备数字化、智能化的发展,本文充分利用低端FPGA器件的灵活性和快速性,通过不同的路径提取相同的信号时差。

2总体方案设计

图1是总体方案的设计图。基站将解扩解调后的基带信号通过输入接口进入TDOA测量计算单元,计算结果通过输出接口连接到无线传输设备。为了适应各种不同接口的接收机和无线传输设备,本系统设计了三种通用接口供选择。

由于M序列具有良好的周期自相关性,因此经常被用作无线定位的测量信号[1]。M序列码长度越长,抗多径干扰能力越强;码率越高,定位精度越高。时间差测量单元预先存储与发射机相同的M序列,并将其与接收的M序列进行比较。发射时间和接收时序之间的关系如图2所示。相邻传播时间之间的差异是测量的时间差。目前系统只能计算出不同路径的传播时间,每一个传播时间传回数据处理中心后需要软件计算出差值。

本系统采用Altera公司Cyclone系列的EP1C3T144芯片。它是基于1.5V(内核)、3.3V(I/O)、0.13um和SRAM的FPGA,容量为2910 LE和13 M4K RAM(4K位奇偶校验)块。此外,还提供全功能锁相环(PLL),用于板级时钟网络管理和专用I/O端口。这些接口用于连接工业标准的外部存储设备,具有低成本和方便的特点。

3时差计算单元设计

3.1设计理念

作为FPGA时差测量单元的核心器件,主要完成相关匹配、并/串转换、接口控制等功能。VHDL编程生成的内部结构和综合后各模块的整体结构如图3所示。

其中,hxg模块采用互相关法计算不同路径的传播时间,采用8位并行输出;Serial_converter模块将hxg模块的结果转换成串行输出;负载模块用作serial_converter模块的使能输入,当负载有效时,并行数据存储在移位寄存器中。流程图如图4所示。

3.2取得成果

以5级M序列为例,反馈系数为45(八进制)初始状态为10000,31位M序列为10001011001111000110111011011011011码率为1Mbps,固定传输间隔为100000个符号,即100ms,共传输四组M序列。因此,参考图2,可以知道可以测量三个传播持续时间。下图中的并行输出结果全部以十进制显示。整体和局部扩增结果如图5所示。仿真结果表明,并行结果与串行结果完全一致。

4主界面设计

4.1 RS232串口

由于该系统有两个串口,使用MAX3232芯片可以简化电路[2-3]。MAX3232是MAXIM公司的一款RS232接口芯片。它采用单电源电压VCC,可以在3.0-5.5v正常工作,额定电流300A,可以完成TTL和RS232之间的转换。它有两个收发器,数据传输速率为250Kbps。如图6的示意图所示。

4.2 USB接口

如图7的原理图所示,CY7C68013A用作USB int

2)最大4K USB端点缓冲,可设置为双缓冲、三缓冲或四缓冲,全面支持USB2.0高速传输。

3)嵌入式增强型8051内核,遵循传统的8051开发方式,使用KEIL C51作为固件开发工具。

4)时钟高达48MHz,单指令周期83.3ns。

5)双串口USART0和USART1,支持230K波特率。

6) 400K高速I2C接口。

7)支持双数据指针。

8) 8KB片内RAM,可存储数据和代码。

9)五个多路复用数据端口PORTA、PORTB、PORTC、PORTD和PORTE。

10)五个外部中断源。

1)支持在线模拟和在线下载。

12)端点缓冲区FIFO 支持GPIF和从FIFO传输模式,实现无缝连接端点FIFO和外设之间,支持8位/16位总线。

13)扩展接口IO CY7C68013A是CY7C68013的升级版,完全兼容。CY7C68013发热量大,CY7C68013A是低功耗类型,片内RAM容量大16KB。

4.3 RJ45界面

以太网的物理层有许多标准。这里使用的是10Base-T标准,即数据通信速率为10Mb/s,传输介质为双绞线。下表列出了市场上几种可用的以太网控制器及其主要特性。本系统中的以太网控制器采用RTL8019AS,具有较高的选择价格,符合设计要求。原理图如图8所示。

RTL8019AS是***Realtek公司生产的10Mbps以太网控制器,兼容以太网II和IEEE 802.3;支持8位或16位数据总线;内置16K字节SRAM用于发送和接收缓冲区;全双工,收发可达10Mbps同时;它支持10 base-5、10 base-2、10 base-T,可以自动检测连接的介质。由于其优异的性能和低廉的价格,在市场上占据了相当大的比例。

5结束语

该系统充分利用了扩频测距原理和FPGA的实时处理特性,具有定位精度高、扩展性强、兼容性好等优点。通过测量时间差,可以确定物体的运动轨迹,进而实现精确定位。同时为飞行体的轨道测量提供了基础技术,在高速落体测量中具有良好的应用前景。