主题：数字系统转换
将r-十进制数转换成十进制数：按重量展开，相加。
十进制数转换成R数：除R以外的整数部分，直到商为0。小数部分乘以R舍入法，直到乘积为0。
二进制数转换成八进制数：三个一组，整数部分左边填零，小数部分右边填零。反之亦然。
二进制数被转换成十六进制数：四位为一组，零在整数部分的左边，零在小数部分的右边。反之亦然。
题目：逻辑函数及其化简
公式法
卡诺图方法
题目：什么是冒险和竞争，如何消除？
下面的电路使用两个逻辑门，一个非门和一个与门。理想情况下，F的输出应该一直是稳定的0输出，但实际上每个门电路从输入到输出都要有一个时间延迟，通常称为电路的开关延迟。而且制造工艺，门的类型，甚至制造过程中微小的工艺偏差都会造成这个开关延迟时间的变化。
事实上，如果算上逻辑门的延迟，那么F最终会产生毛刺。之所以称之为竞争，是因为信号通过不同路径到达一个交汇点的时间是先有后有，之所以称之为冒险，是因为竞争导致电路输出的瞬时误差。在FPGA设计中避免它的最简单的方法是使用时序逻辑来尽可能地同步输入和输出。
增加滤波电容，消除毛刺的影响。
添加可选信号以避免毛刺。
添加冗余项以消除逻辑风险。
题目：用与非门等设计一个全加器。
主题：MOS逻辑门
与非门：上部并行和下部串行(上部PMOS和下部NMOS)
或非门：上部串联和下部并联(上部PMOS和下部NMOS)
反相器(顶部为PMOS，底部为NMOS)
练习：画一个Y=A B C的CMOS电路图。
Y=(a.b.c)"=((a.b)' c ')'一个反相器，两个反相器和输入与非门。
题目：画一个带有同步高复位和异步高复位端的二分电路的D触发器的逻辑电路，用Verilog描述。
reg Q；
始终@(posedge clk或posedge rst)开始
if(rst==1'b1)
q"=1 ' B0；
else if(set==1'b1)
q “=1’B1；
其他
Q"=~ Q；
结束
题目：ASIC中低功耗的设计方法和思路(不适用于FPGA)
合理规划芯片的工作模式，通过电源管理模块控制芯片各模块的时钟和复位，从而控制功耗。
时钟门控：有效降低动态功耗。
多电压电源：通过控制模块的电压来降低功耗。
多阈值电压
