电子设备的灵敏度越来越高，要求设备的抗干扰能力越来越强，因此PCB的设计变得更加困难。如何提高PCB的抗干扰能力已成为许多工程师关注的重点问题之一。本文将介绍一些在PCB设计中降低噪声和电磁干扰的技巧。
以下是PCB设计中降低噪声和电磁干扰的24个小技巧，是经过多年设计总结出来的：
(1)如果能用低速芯片，就不用高速，关键地方用高速芯片。
(2)可以串联一个电阻，降低控制电路上下沿的跳变率。
(3)设法为继电器提供某种形式的阻尼。
(4)使用满足系统要求的最低频率时钟。
(5)时钟发生器应尽可能靠近使用时钟的设备。石英晶体振荡器的外壳应接地。
(6)用接地线圈出时钟区域，时钟线尽量短。
(7) I/O驱动电路应尽可能靠近印制板的边缘，以便能尽快离开印制板。进入印刷电路板的信号应该被过滤，并且信号来自高噪声区域。
还需要增加滤波，同时使用串联终端电阻的方法来减少信号反射。
(MCD的无用端子应接高，或接地，或定义为输出端子，集成电路上所有接电源和地的端子都应接好，以免悬空。
(9)不要暂停未使用门电路的输入。未使用的运算放大器的正输入接地，负输入连接到输出。
(10)印刷电路板尽可能采用45折线布线，而不是90折线，以减少高频信号的外部发射和耦合。
(11)印刷电路板根据频率和电流开关特性进行分区，噪声元件和非噪声元件距离更远。
(12)单板和双板的单点供电和单点接地应尽可能厚，在可承受的情况下应采用多层板以减少供电。
接地的容性电感。
(13)时钟、总线和片选信号应远离I/O线和连接器。
(14)模拟电压输入线和参考电压端子应尽可能远离数字电路信号线，尤其是时钟。
(15)对于A/D类设备，数字部分和模拟部分最好是统一的，而不是交叉的。
(16)垂直于I/O线的时钟线比平行的I/O线干扰小，时钟元件引脚远离I/O线。
(17)元件的引脚应尽可能短，去耦电容的引脚应尽可能短。
(18)重点线路尽量粗，两侧加保护区。高速公路应该又短又直。
(19)对噪声敏感的线路不应与大电流、高速开关线路平行。
(20)不要在应时水晶和噪音敏感设备下走线。
(21)弱信号电路，不要在低频电路周围形成电流回路。
(22)不要形成信号回路。如果不可避免的话，尽可能的缩小循环面积。
(23)每个集成电路一个去耦电容器。每个电解电容应增加一个小型高频旁路电容。
(24)使用大容量钽电容器或聚冷电容器代替电解电容器作为电路充放电储能电容器。使用管状电容器时，外壳应接地。
审核编辑：李倩
