本文主要介绍常见的单端逻辑电平，包括TTL、CMOS、SSTL、HSTL、POD12等。
1、TTL级别
下面用一个三输入TTL与非门介绍TTL电平的原理。
三输入TTL与非门
当所有1 为输入，uI=3.6V，VT1处于反向工作状态(集电极结正向偏置，发射极结反向偏置)，uB1=0.7V3=2.1V(由后续电路决定)，VT2、VT4饱和，输出低电平uO=0.3V
当输入为0时，uI=0.3V，VT1发射极结导通，uB1=0.3V 0.7V=1V，VT2和VT4关断，VT3和VD导通。输出电平uo=VCC-ub E3-ud5v-0.7v-0.7v=3.6v
一般TTL电平过冲会比较严重，一开始可以串22欧姆或者33欧姆的电阻(因为TTL电路的输出阻抗在17左右，所以从阻抗匹配的角度解释)；当TTL输入引脚挂起时，内部认为是高电平。
常见的TTL电平有5V TTL、3.3V LVTTL、2.5V LVTTL、1.8V LVTTL等。
2、CMOS电平
CMOS反相器结构图常见的CMOS级别有5V CMOS、3.3V LVCMOS、2.5V LVCMOS、1.8V LVCMOS、1.5V LVCMOS、1.2V LVCMOS、0.8V LVCMOS等。
CMOS电路的高输出电平是通过导通PMOS实现的，低输出电平是通过导通NMOS实现的。PMOS的载流子是空穴，NMOS的载流子是电子，空穴的导电率比电子低，所以PMOS的导通电阻比NMOS大(而且同额定值的PMOS比NMOS贵！)，即输出电平高时，其RC(C为传输线等效电容、寄生电容等。)时间常数大，上升沿较慢，CMOS电路上升时间比下降时间长。
CMOS器件是压控器件，未连接的输入端往往接近CMOS的阈值电压输入，使得芯片内部的晶体管不必要地开关，不仅增加了噪声干扰，还消耗了系统功耗。MOS管的输入阻抗很大(栅极和源极之间有氧化层)，所以对微弱信号的捕捉能力很强(简单地把干扰源等效为一个理想电压源和一个内阻的串联，根据分压原理，输入电阻越大，输入电压就会越大)，所以悬空时容易受到周围信号的干扰。一般用上拉电阻或下拉电阻将未连接的输入引脚连接到电源或接地点，使其具有一定的电压值。CMOS输入引脚的最大输入电流很小，只有1A左右(最多几A)，所以1 m可以用作上拉电阻或下拉电阻。
在许多嵌入式系统中，输入引脚的有效电压通常高于5V或负值(对地)。这种情况下，可以使用几个电阻来防止输入引脚过压。CMOS集成块内部的两个二极管可以将电压箝位在CMOS器件的输入电压值。这两个二极管是高速CMOS器件(74HC系列)静电保护措施的一部分。
TTL集成电路全部采用双极型晶体管，这些电路的输入电阻一般不高(这些门电路7400、74LS00的输入电流一般在几百A以上，74LS系列的输入电流略小)，所以对外界的各种杂波不是很敏感，不用的输入可以挂掉(挂掉相当于高电平！)，或者直接连接到高电平或地(视情况而定)。
3、 GTL(发射收发器逻辑)电平
GTL输入电路是一个电压比较器。将输入电压与外部连接的参考电压进行比较，并将输入阈值设计为精确的窗口电压，这可以提高最大抗噪声性能。输出电路是开漏的N沟道器件。当电路闭合时，输出电压被上拉至与电压VTT匹配的端子。当输出电路开路时，该器件可以吸收40mA的电流，产生最大0.4V的输出电压。输出电阻为25欧姆，输入和输出设计为独立于VCC电压。该器件可以在5V、3.3V甚至2.5V VCC电压下工作。
GTL和GTL信号的参考电平Vref是信号上拉电平的2/3，这与GTL电平的特性有关。GTL信号的低电平通常约为上拉电平的1/3。当GTL信号的参考电平设置为上拉电平的2/3时，信号的高低电平具有最大的抗噪冗余，可以获得最佳的传输效果。现在很多厂商提供的GTL芯片的Vref都可以外部调节，以提供最佳的信号传输要求。同时，因为GTL的输入阈值电平非常小，所以它可以提供大的噪声容限，而小的输出电平所提供的信号变化也非常小。这有利于这些信号的完整性。GTL+的信号电平更高，驱动能力更强。一般在大负载下使用GTL+效果会更好。
4、SSTL液位
SSTL，即短截线串联端接逻辑，分为SSTL_3(3.3V)、SSTL_2(2.5V)、SSTL_18(1.8V)、SSTL_15(分别为1.5V、1.25V、0.9V、0.75V)，各不相同。SSTL的输入是差分比较电路，一端是输入，另一端是参考电压VREF。DDR使用SSTL级标准。
SSTL和LVTTL的驱动程序差别不大，但是输入缓冲区却大不相同。SSTL输入是差分对，因此输入级提供良好的电压增益和稳定的阈值电压，这使得它对于小输入电压摆幅更可靠。
SSTL-2输出和匹配电路STL对于不同类型的驱动器具有不同的参数。SSTL_3和SSTL_2定义了两种类型的驱动器来区分不同的终端匹配方案。SSTL_18类型没有明确的定义，但根据终端环境，驱动器必须能够在输入缓冲器产生相应的电压摆幅。
AC参数指的是阈值电压。当信号越过这个阈值电压时，接收器状态肯定会改变。只要输入高于定义的DC阈值，接收器就会保持逻辑状态不变。这有利于系统设计者优化整个系统的性能。
5、HSTL液位
HSTL(高速收发器逻辑)主要用于读写高速存储器。传统的慢速存储器阻碍了高速处理器的运行。在中频区域(100~180MHz)，可用的单端信号IO结构有：HSTL、GTL/GTL、SSTL、LVTTL；180MHz以上，HSTL是唯一可用的单端IO接口。QDR使用HSTL水准标准
JEDEC定义了四种驱动模式：Class I~IV，只是输出电流不同：
I级：IOH8mA，IOL - 8mA；并联终端负载
II级：IOH16mA，IOL - 16mA；串行负载
III类：IOH8mA，IOL - 24mA；并联终端负载
类：IOH8mA，IOL - 48mA；并联终端负载
6、POD12级别
POD和SSTL最大的区别是接收端的端电压(POD是VDDQ，SSTL是VDDQ/2)。POD可以降低寄生管脚电容和I/O端功耗，即使在VDD电压降低的情况下也能稳定工作。
当驱动端的上拉电路导通，电路处于高电平时，回路中没有电流流动，降低了功耗。
除了上面提到的一些常见的单端级别，还有BTL、ETL、HSUL等等。详见相关标准。
hfy
