PLD(可编程逻辑器件):可编程逻辑器件，数字集成电路的半成品。芯片上按照一定的排列集成了大量的门、触发器等基本逻辑元件。用户使用开发工具根据设计要求连接这些芯片中的元件。这个过程叫做编程。
FPGA:基于查表技术的PLD产品，需要插入EEPROM进行配置；逻辑功能块排列成阵列，并且这些功能块通过可编程内部导线连接。
CPLD(复杂可编程逻辑器件):基于产品术语技术，无插件配置的PLD产品。它由可编程与门，或门阵列和宏单元组成。与门或门阵列可以被重新编程以实现各种逻辑功能。宏单元可以实现组合和时序逻辑功能模块。
2.2的结构。CPLD和FPGA
CPLD的一个基本单元(宏单元)可以分解十几个甚至二十几个、三十几个组合逻辑输入，而FPGA的一个基本单元(LUT)只能处理4输入组合逻辑。从这个角度来看，CPLD适合设计解码等复杂的组合逻辑电路。
FPGA中有很多基本单元和触发器，而CPLD只能实现512个逻辑单元。所以在设计中使用了大量的触发器，比如设计一个复杂的时序逻辑电路，那么就要使用FPGA。
3.3的工作原理。（同coupled）两张（流程图）
CPLD基于产品术语。CPLD的结构主要包括宏单元、PIA和I/O控制模块。基本逻辑功能由宏单元实现。
PIA起到复杂信号传输和连接所有宏单元的作用，I/O控制块负责控制输入输出的电气特性。INPUT/GCLK1、INPUT/GCLRn、INPUT/OE1和INPUT/OE2是全局时钟，清零并输出使能信号，这些信号通过专用线与CPLD中的各个宏单元相连。
CPLD器件结构图
CPLD的宏单元左边是乘积项数组，也就是AND数组。每个交点都是一个可编程的熔丝，如果导通，就实现了and逻辑。其后面的积项选择矩阵是一个OR数组，共同实现组合逻辑。最右边是一个可编程D触发器，其时钟和清零输入可以编程和选择。
CPLD宏单元图
4.4的工作原理。现场可编程门阵列（Field Programmable Gata Array的缩写）
FPGA是基于查找表的原理和结构，简称LUT(Look-Up-Table)，本质上是一个RAM(断电不保存数据)。目前，最常用的LUT是4输入。用户通过原理图或硬件描述语言描述一个逻辑电路后，FPGA开发软件会自动计算出该逻辑电路的所有可能结果，并将结果预先写入ram，这样每一个用于逻辑运算的输入信号就相当于输入一个地址来查表。
用四输入与门实现逻辑电路和LUT
