1、热插拔概述
1.1历史
热插拔(Hot-plug)或热交换(Hot Swap)，即热插拔，是指在不影响系统工作的情况下，将设备卡或模块与工作系统通电连接或移除的技术。我们日常生活中最常用的应用就是USB热插拔。
一方面，在军事、电信、金融等领域，设备投入运行后，必须全天候运行。当这些设备的部件被拆卸、维修、维护和扩展时，系统不能停止，这意味着巨大的经济损失。这要求在系统运行时可以连接或移除设备组件。
另一方面，对于连接到总线上的设备，当单个设备插入或拔出时，不能对总线造成很大的干扰，否则会在总线上造成很大的噪声，导致总线上的其他设备停止或产生错误，影响整个总线业务。热插拔技术在这种需求下应运而生。
民用热插拔技术始于PC的发展。从586时代开始，系统总线增加了对外总线的扩展，此时的系统总线已经初步满足了热插拔的要求。自1997年以来，即插即用支持已被添加到新的BIOS中。虽然这种即插即用的支持并不意味着完全的热插拔支持，只是支持热添加和热替换。
1.2热插拔保护等级
根据电路插拔时对器件和信号的影响程度，插拔保护设计分为四级。介绍如下。但是，四个级别是根据常见逻辑器件(如驱动器)的电路结构定义的。FPGA、CPLD等大型逻辑器件的端口结构与普通逻辑器件有很大不同，结构更加复杂，但仍然可以等效于普通逻辑器件的热插拔级别。
1)0级保护
0级防护设计的电路板，在先关闭主电源的情况下，可以安全插拔。它对瞬态电流或突变电压没有抑制保护，插在电路板接口上也不能进入高阻态。如果在不关闭系统电源的情况下插拔插入的电路板，很可能会损坏板上的接口设备或其他组件。只能达到0级防护设计的电路板，不能带电插拔。
2)一级保护(部分断电)
具有一级保护设计的电路板可以在断电时限制带电总线与插入电路板接口之间的电流，从而防止插入电路板受损。这种瞬态电流限制可以保证电路板在不中断主电源的情况下在线插拔，但在插拔期间，主系统必须暂停信号传输。这种保护设计需要使用IOFF电路。
3)二级保护(热插入)
两级保护设计的电路板具有热插拔性能，可防止插拔电路板时的驱动冲突。除了一级保护设计的能力，二级保护设计还可以在电源电压上升到规定值之前，保持信号端的高阻抗状态，在电源电压超过这个规定值之后，会按照设定的状态输出。当电路板断电时，输出保持在驱动逻辑电平，直到电源电压下降到预定电压值，然后变为高阻态。根据二级保护设计的要求，在电路板热插拔过程中，总线上的数据传输可能会中断。二级保护设计既需要一级保护设计中的IOFF电路，也需要上电三态电路(PU3S)。
4)3级保护(带电插入)
三级保护设计的电路板在插拔时对系统电源和信号没有其他的限制、约束和要求。热插拔和数据交换可以同时进行，即在任何情况下，插拔操作都不会破坏数据，当然也不会损坏设备。为了满足这些要求，三级保护设计同时需要IOFF、PU3S和预充电I/O。
1.3热插拔导致的问题
过去，当我们使用电脑或其他电子设备时，我们总是被警告不要用电插拔它们。如果我们带电插拔它们，系统会崩溃或重启，接口电路硬件会损坏，造成巨大损失。原因是什么？对于不支持热插拔的系统，为什么热插拔会造成如此严重的后果？
(1)热插拔引起的闩锁效应：热插拔之前，器件之间可能存在很高的电位差。如果不采取相应的措施，这种电位差会对器件上的IC芯片造成严重的危害，尤其是CMOS器件，可能会引起闩锁效应。(在CMOS电路中，有寄生三极管PNPN，它们相互作用，在VDD和GND之间形成低阻通路，产生大电流，烧坏芯片。这就是闩锁效应。随着IC特征尺寸越来越小，集成度越来越高，出现闩锁效应的可能性越来越高；)
(2)热插拔引发的静电问题：虽然冷插过程中存在静电问题，但有些电路是在热插拔过程中通电的，因此热插拔过程中的静电干扰会造成“闩锁效应”等恶性故障。另外，热插拔对稳定背板设备造成的静电干扰，使得设备内部的背板连接器成为静电直击的外部接口。
(3)热插拔引起的浪涌：当单板插入机架时，机架中的其他设备处于稳定工作状态，所有储能电容充满电，但单板上的电容没有电荷。当设备接触主板时，设备上充电的电容会在短时间内从供电系统吸收大量电能，在供电线路上形成高出正常工作电流数倍的浪涌电流。浪涌电流会导致电源瞬间下降，导致系统复位，闩锁效应，烧坏连接器电路板的金属布线和电路元件。
(4)热插拔干扰总线：当一张卡插入总线时，由于新插入的卡电容的充电以及上电过程中一些低阻抗通道的存在，会产生巨大的浪涌电流，降低总线电平，干扰总线上的其他设备，影响总线上其他设备的正常工作。同时也给插拔时的总线接口带来静电问题。
2、热插拔引起的闩锁效应及其预防
2.1闭锁效应及其机制
(1)定义：闩锁(Latch up)是指CMOS器件固有的寄生双极晶体管被触发导通，在电源和地之间形成低阻通路。
(2)失效现象：CMOS芯片的电源与地之间通过大电流，导致芯片本身烧坏失效，严重时会影响周围电路和易燃器件(如钽电容)。
(3)内部机制：见图2-1。
图2-1插销内部机构示意图
如图2-1所示，CMOS中发生闩锁效应时，NMOS的有源区、P衬底、N阱和PMOS的有源区形成一个n-p-n-p结构，即寄生晶体管(Q1、Q2)，本质上是两个寄生双极晶体管的连接。p衬层是NPN的基极和PNP的集电极，即NPN的基极和PNP的集电极相连；n阱既是PNP的基极，又是NPN的集电极。因为P衬底和N阱具有一定的电阻，所以它们分别由R1和R2表示。
当N阱或衬底上的电流足够大，使得R1或R2上的电压降为0.7V时，Q1或Q2就会导通。例如，当Q1导通时，它将向R2提供足够的电流，使得R2两端的电压降达到0.7V，从而R2也将导通。同时反馈电流会提供给Q1，形成恶性循环，最终导致大部分电流从VDD直接通过寄生晶体管流向GND，而不是通过MOSFET的沟道，以至于栅极电压无法控制电流。
(4)闩锁机制的集总器件表达式：
元件中寄生晶体管的连接关系可以用集总元件来表示，如图2-2所示。它的结构实际上是一个双端PNPN结结构。如果加上控制门，就形成了由门触发的晶闸管。这种结构具有如图3所示的负阻特性，称为闩锁效应(闩锁是闸流管的专有名词)。即在正向偏置的情况下，器件开始处于正向截止状态，当电压达到转变电压时，器件将经过负阻区从截止状态变为导通状态。此状态的转换可以由电压(=0)或栅极电流(0)触发。栅极触发大大降低了正向翻转电压。
图2 -2PNPN双端器件
两个寄生晶体管工作时，形成正反馈电路，加深了晶闸管的导通。结果与设备级描述的结果相同。大电流会从电源流向接地端，由于大电流的散热问题，导致正常电路中断，甚至烧毁芯片。
2.2闭锁条件
(1)有正反馈：寄生双极晶体管的回路电流增益必须大于1。12.1
(2)外部触发条件：维持足够长时间的外部电流使双极晶体管导通。
(3)电流供应能力：外部电路可以持续供应维持闩锁所需的电流。
2.3闩锁的常见原因
(1)输入/输出引脚电压：高电平高于芯片电源，低电平低于芯片地，这是最常见的诱发原因。
(2)电源端异常浪涌电压或噪声干扰，
(3)接地线引入异常干扰电压。
2.4热插拔引起闭锁的原因分析
(CMOS器件的输入/输出引脚电压高于电源电压或低于地电压是因为通信引脚先于电源引脚导通。
(2)插卡时，背板电源因电容充电电流异常波动，导致器件闩锁。
(3)单板插入时板上静电放电导致的闩锁
(4)拔出卡的瞬间，背板上的CMOS器件由于电感的感应电压而被锁存。
2.5闭锁预防措施
(1)电路接口采取保护措施：防止触发信号的引入。
(2)2)COMS器件的输入/输出端增加了限流电阻。驱动长线负载时，做好匹配，减少超调和欠调。如果可能，可以在CMOS器件的端口增加两个二极管，一个接地，另一个接电源。该系统具有用户可操作的I/O，其中串联一个电阻以限制电流，并且可以在端口处添加两个二极管，一个用于接地，另一个用于电源。
(3)串联限流电阻，电源串联电阻，对小功耗器件的供电线路进行限流，以消除闩锁对器件的损坏。
(4)防止电源/接地电压波动
(5)避免大电容负载
(6)在线插拔时，要求的连接顺序是GND、低压电源、高压电源和I/O.其中电压是绝对值。幅度相同的正负电源同时上电，可以互相抵消。
(7)做好电源去耦，避免上电或工作时电源电压过冲或欠冲引起的闩锁。
(8)数字电路与模拟电路连接时，如下图所示，电阻分压的效果比二极管箝位好。
(9)继电器等感性负载加反向二极管吸收浪涌电流。
(11)在高压电源和低压电源之间连接一个二极管，防止开关电源时低压电源端电压超过高压电源端电压，起到箝位作用。
(12)在相同电压的不同电源之间增加两个反向连接的肖特基二极管。
(13)在13)AGND和DGND之间增加两个相互反向连接的肖特基二极管。
审计福冈江
